

Autora: Bárbara Maria Barreto Fonseca de Cerqueira César

RA: 166242

Data: Abril de 2024

## Registrador síncrono de 4 bits

### 1.1. Escopo

Projeto de um circuito sequencial que implementa um Registrador síncrono de 4 bits que possui uma entrada síncrona de carga (LD - Load) que habilita uma carga de 4 bits em flip-flops do tipo D, sensíveis à borda de subida, e uma entrada síncrona de limpeza (CLR Clear) que zera todos os bits. A saída também é dada em 4 bits, tratando-se, portanto, de um registrador do tipo “parallel-in parallel-out”.

### 2.1. Projeto do Circuito

#### 2.1.1. Especificação de Alto-Nível

*Entrada:*

$$x(t) \in \{0, 1, 2, 3, \dots, 15\}$$

$$LD(t) \in \{0, 1\}$$

$$CLR(t) \in \{0, 1\}$$

*Saída:*

$$q(t) \in \{0, 1, 2, 3, \dots, 15\}$$

*Estado:*

$$s(t) \in \{0, 1, 2, 3, \dots, 15\}$$

$$s(0) = 0$$

*Função de transição de estado e saída:*

$$s(t + 1) = \begin{cases} s(t), & \text{se } LD(t) = 0 \text{ e } CLR(t) = 0 \\ x(t), & \text{se } LD(t) = 1 \text{ e } CLR(t) = 0 \\ 0, & \text{se } CLR(t) = 1 \end{cases}$$

$q(t) = s(t)$  (Como a saída depende apenas do estado, trata-se de uma Máquina de Moore).

#### 2.1.2. Especificação Binária

*Entrada:*

$$x(t) = (x_3, x_2, x_1, x_0) \text{ com } x_3, x_2, x_1, x_0 \in \{0, 1\}$$

$$LD(t) \in \{0, 1\}$$

$$CLR(t) \in \{0, 1\}$$

Saída:

$$q(t) = (q_3, q_2, q_1, q_0) \text{ com } q_3, q_2, q_1, q_0 \in \{0, 1\}$$

Estado:

$$s(t) = (s_3, s_2, s_1, s_0) \text{ com } s_3, s_2, s_1, s_0 \in \{0, 1\}$$

$$s(0) = 0$$

Função de transição de estado e saída:

$$s(t + 1) = \begin{cases} s(t), & \text{se } LD(t) = 0 \text{ e } CLR(t) = 0 \\ x(t), & \text{se } LD(t) = 1 \text{ e } CLR(t) = 0 \\ 0, & \text{se } CLR(t) = 1 \end{cases}$$

$q(t) = s(t)$  (Como a saída depende apenas do estado, trata-se de uma Máquina de Moore).

Tabela Verdade:

| LD | CLR | $x_n$ | $q_n$ | $q_{n+1}$ | $D_n$ |
|----|-----|-------|-------|-----------|-------|
| 0  | 0   | 0     | 0     | 0         | 0     |
| 0  | 0   | 0     | 1     | 1         | 1     |
| 0  | 0   | 1     | 0     | 0         | 0     |
| 0  | 0   | 1     | 1     | 1         | 1     |
| 0  | 1   | 0     | 0     | 0         | 0     |
| 0  | 1   | 0     | 1     | 0         | 0     |
| 0  | 1   | 1     | 0     | 0         | 0     |
| 0  | 1   | 1     | 1     | 0         | 0     |
| 1  | 0   | 0     | 0     | 0         | 0     |
| 1  | 0   | 0     | 1     | 0         | 0     |
| 1  | 0   | 1     | 0     | 1         | 1     |
| 1  | 0   | 1     | 1     | 1         | 1     |
| 1  | 1   | 0     | 0     | 0         | 0     |
| 1  | 1   | 0     | 1     | 0         | 0     |

|   |   |   |   |   |   |
|---|---|---|---|---|---|
| 1 | 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 |

### 2.1.3. Minimizações

#### 2.1.3.1. Soma de Produtos

$D_n$

|                                      | $\overline{x_n} \cdot \overline{q_n}$ | $\overline{x_n} \cdot q_n$ | $x_n \cdot q_n$ | $x_n \cdot \overline{q_n}$ |
|--------------------------------------|---------------------------------------|----------------------------|-----------------|----------------------------|
| $\overline{LD} \cdot \overline{CLR}$ | 0                                     | 1                          | 1               | 0                          |
| $\overline{LD} \cdot CLR$            | 0                                     | 0                          | 0               | 0                          |
| $LD \cdot \overline{CLR}$            | 0                                     | 0                          | 0               | 0                          |
| $LD \cdot CLR$                       | 0                                     | 0                          | 1               | 1                          |

$$D_n = \overline{LD} \cdot \overline{CLR} \cdot q_n + LD \cdot \overline{CLR} \cdot x_n \quad (2 \text{ ANDs, } 1 \text{ OR, } 2 \text{ NOTs})(5 \text{ Portas})$$

#### 2.1.3.2. Produto de Somas

$D_n$

|                                  | $x_n + q_n$ | $x_n + \overline{q_n}$ | $\overline{x_n} + \overline{q_n}$ | $\overline{x_n} + q_n$ |
|----------------------------------|-------------|------------------------|-----------------------------------|------------------------|
| $LD + CLR$                       | 0           | 1                      | 1                                 | 0                      |
| $LD + \overline{CLR}$            | 0           | 0                      | 0                                 | 0                      |
| $\overline{LD} + \overline{CLR}$ | 0           | 0                      | 0                                 | 0                      |
| $\overline{LD} + CLR$            | 0           | 0                      | 1                                 | 1                      |

$$D_n = \overline{CLR} \cdot (q_n + LD) \cdot (\overline{LD} + x_n) \quad (2 \text{ ORs, } 1 \text{ AND, } 2 \text{ NOTs})(5 \text{ Portas})$$

### 2.1.3.3. Esquemático do Circuito

Como a quantidade de portas lógicas é a mesma para ambas as minimizações, foi escolhida a função Soma de Produtos (SOP) para construção do circuito.




Figura 1.1: Diagrama esquemático do Registrador de 4 bits.




Figura 1.2: Diagrama esquemático do Registrador de 4 bits encapsulado para teste na placa FPGA.

## 3.1. Simulação

Para a simulação as entradas foram configuradas para representar todas as configurações possíveis das entradas X, além de configurações aleatórias para as entradas de controle CLR e LD, de modo a permitir a análise completa do funcionamento do circuito.

### 3.1.1. Simulação Funcional

Quando “CLR” está alto (independente dos outros sinais de entrada), as saídas são zeradas. Quando “CLR” está baixo e “LD” está alto, a saída copia os valores das entradas X. Quando “CLR” está baixo e “LD” está baixo a saída permanece no seu estado anterior. A mudança das saídas só ocorre no instante em que coincide com a borda de subida do relógio, caracterizando este circuito como sequencial síncrono.




Figura 1.3: Resultado da simulação funcional do Registrador síncrono de 4 bits.

## Contador síncrono de módulo 16

### 1.2. Escopo

Projeto de um circuito sequencial que implementa um Contador síncrono módulo 16 com carregamento de valor arbitrário, sensível à borda de subida do relógio. O contador possui uma entrada síncrona “CLR - clear”, que possui a função de anular o ciclo de contagem (zera todos os bits); uma entrada “LD - Load”, que habilita a carga do valor arbitrário de 4 bits “x”; uma entrada de habilitação “E - Enable” que atua como “Enable” para habilitar a contagem e a execução das outras funções; quatro saídas “z” que indicam o estado de cada flip-flop; e uma saída “TC - Terminal Count” que indica o término do ciclo de contagem. Todas as entradas são síncronas e atuam na borda de subida do sinal de relógio que controla o funcionamento de 4 flip-flops do tipo JK (sensíveis à borda de subida).

### 2.2. Projeto do Circuito

#### 2.2.1. Especificação de Alto-Nível

*Entrada:*

$$x(t) \in \{0, 1, 2, 3, \dots, 15\}$$

$$E(t) \in \{0, 1\}$$

$$LD(t) \in \{0, 1\}$$

$$CLR(t) \in \{0, 1\}$$

*Saída:*

$$z(t) \in \{0, 1, 2, 3, \dots, 15\}$$

$$TC(t) \in \{0, 1\}$$

*Estado:*

$$s(t) \in \{0, 1, 2, 3, \dots, 15\}$$

$$s(0) = 0$$

*Função de transição de estado e saída:*

$$s(t+1) = \begin{cases} s(t), & \text{se } E(t) = 0 \\ (s(t) + 1) \bmod 16, & \text{se } E(t) = 1, LD(t) = 0 \text{ e } CLR(t) = 0 \\ x(t), & \text{se } E(t) = 1, LD(t) = 1 \text{ e } CLR(t) = 0 \\ 0, & \text{se } E(t) = 1, CLR(t) = 1 \end{cases}$$

$z(t) = s(t)$  (Como a saída depende apenas do estado, trata-se de uma Máquina de Moore).

## 2.2.2. Especificação Binária

*Entrada:*

$x(t) = (x_3, x_2, x_1, x_0)$  com  $x_3, x_2, x_1, x_0 \in \{0, 1\}$

$E(t) \in \{0, 1\}$

$LD(t) \in \{0, 1\}$

$CLR(t) \in \{0, 1\}$

*Saída:*

$z(t) = (z_3, z_2, z_1, z_0)$  com  $z_3, z_2, z_1, z_0 \in \{0, 1\}$

$TC(t) \in \{0, 1\}$

*Estado:*

$s(t) = (s_3, s_2, s_1, s_0)$  com  $s_3, s_2, s_1, s_0 \in \{0, 1\}$

$s(0) = 0$

*Função de transição de estado e saída:*

$$s(t+1) = \begin{cases} s(t), & \text{se } E(t) = 0 \\ (s(t) + 1) \bmod 16, & \text{se } E(t) = 1, LD(t) = 0 \text{ e } CLR(t) = 0 \\ x(t), & \text{se } E(t) = 1, LD(t) = 1 \text{ e } CLR(t) = 0 \\ 0, & \text{se } E(t) = 1, CLR(t) = 1 \end{cases}$$

$z(t) = s(t)$  (Como a saída depende apenas do estado, trata-se de uma Máquina de Moore).

*Tabela Verdade:*

| $z_3$ | $z_2$ | $z_1$ | $z_0$ | $z_3^*$ | $z_2^*$ | $z_1^*$ | $z_0^*$ | $J_3$ | $K_3$ | $J_2$ | $K_2$ | $J_1$ | $K_1$ | $J_0$ | $K_0$ |
|-------|-------|-------|-------|---------|---------|---------|---------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0     | 0     | 0     | 0     | 0       | 0       | 0       | 1       | 0     | x     | 0     | x     | 0     | x     | 1     | x     |
| 0     | 0     | 0     | 1     | 0       | 0       | 1       | 0       | 0     | x     | 0     | x     | 1     | x     | x     | 1     |
| 0     | 0     | 1     | 0     | 0       | 0       | 1       | 1       | 0     | x     | 0     | x     | x     | 0     | 1     | x     |
| 0     | 0     | 1     | 1     | 0       | 1       | 0       | 0       | 0     | x     | 1     | x     | x     | 1     | x     | 1     |
| 0     | 1     | 0     | 0     | 0       | 1       | 0       | 1       | 0     | x     | x     | 0     | 0     | x     | 1     | x     |
| 0     | 1     | 0     | 1     | 0       | 1       | 1       | 0       | 0     | x     | x     | 0     | 1     | x     | x     | 1     |

|   |   |   |   |   |   |   |   |   |   |   |   |   |   |   |   |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | x | x | 0 | x | 0 | 1 | x |
| 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | x | x | 1 | x | 1 | x | 1 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | x | 0 | 0 | x | 0 | x | 1 | x |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | x | 0 | 0 | x | 1 | x | x | 1 |
| 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | x | 0 | 0 | x | x | 0 | 1 | x |
| 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | x | 0 | 1 | x | x | 1 | x | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | x | 0 | x | 0 | 0 | x | 1 | x |
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | x | 0 | x | 0 | 1 | x | x | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | x | 0 | x | 0 | x | 0 | 1 | x |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | x | 1 | x | 1 | x | 1 | x | 1 |

Tabela verdade que apresenta as entradas e saídas consoantes ao funcionamento da função “LOAD” do contador projetado, desconsiderando-se as entradas de controle:

| $x_n$ | $LJ_n$ | $LK_n$ |
|-------|--------|--------|
| 0     | 0      | 1      |
| 1     | 1      | 0      |

Podemos ver pela tabela que  $LJ_n = x_n$  e  $LK_n = \overline{x_n}$ .

| $z_3$ | $z_2$ | $z_1$ | $z_0$ | TC |
|-------|-------|-------|-------|----|
| x     | x     | x     | x     | 0  |
| 1     | 1     | 1     | 1     | 1  |

| $E$ | $CLR$ | $LD$ | $J_{out}$ | $K_{out}$ |
|-----|-------|------|-----------|-----------|
| 0   | 0     | 0    | 0         | 0         |
| 0   | 0     | 1    | 0         | 0         |
| 0   | 1     | 0    | 0         | 0         |
| 0   | 1     | 1    | 0         | 0         |
| 1   | 0     | 0    | $J_n$     | $K_n$     |

|   |   |   |       |                  |
|---|---|---|-------|------------------|
| 1 | 0 | 1 | $x_n$ | $\overline{x_n}$ |
| 1 | 1 | 0 | 0     | 1                |
| 1 | 1 | 1 | 0     | 1                |

### 2.2.3. Minimizações

#### 2.2.3.1. Soma de Produtos

J3

|                                       | $\overline{z_1} \cdot \overline{z_0}$ | $\overline{z_1} \cdot z_0$ | $z_1 \cdot z_0$ | $z_1 \cdot \overline{z_0}$ |
|---------------------------------------|---------------------------------------|----------------------------|-----------------|----------------------------|
| $\overline{z_3} \cdot \overline{z_2}$ | 0                                     | 0                          | 0               | 0                          |
| $\overline{z_3} \cdot z_2$            | 0                                     | 0                          | 1               | 0                          |
| $z_3 \cdot z_2$                       | X                                     | X                          | X               | X                          |
| $z_3 \cdot \overline{z_2}$            | X                                     | X                          | X               | X                          |

$$J_3 = z_2 \cdot z_1 \cdot z_0 \text{ (1 AND)(1 Porta)}$$

K3

|                                       | $\overline{z_1} \cdot \overline{z_0}$ | $\overline{z_1} \cdot z_0$ | $z_1 \cdot z_0$ | $z_1 \cdot \overline{z_0}$ |
|---------------------------------------|---------------------------------------|----------------------------|-----------------|----------------------------|
| $\overline{z_3} \cdot \overline{z_2}$ | X                                     | X                          | X               | X                          |
| $\overline{z_3} \cdot z_2$            | X                                     | X                          | X               | X                          |
| $z_3 \cdot z_2$                       | 0                                     | 0                          | 1               | 0                          |
| $z_3 \cdot \overline{z_2}$            | 0                                     | 0                          | 0               | 0                          |

$$K_3 = z_2 \cdot z_1 \cdot z_0 \text{ (1 AND)(1 Porta)}$$

$J_2$

|                             | $\bar{z}_1 \cdot \bar{z}_0$ | $\bar{z}_1 \cdot z_0$ | $z_1 \cdot \bar{z}_0$ | $z_1 \cdot z_0$ |
|-----------------------------|-----------------------------|-----------------------|-----------------------|-----------------|
| $\bar{z}_3 \cdot \bar{z}_2$ | 0                           | 0                     | 1                     | 0               |
| $\bar{z}_3 \cdot z_2$       | x                           | x                     | x                     | x               |
| $z_3 \cdot \bar{z}_2$       | x                           | x                     | x                     | x               |
| $z_3 \cdot z_2$             | 0                           | 0                     | 1                     | 0               |

$$J_2 = z_1 \cdot z_0 \text{ (1 AND)(1 Porta)}$$

$K_2$

|                             | $\bar{z}_1 \cdot \bar{z}_0$ | $\bar{z}_1 \cdot z_0$ | $z_1 \cdot \bar{z}_0$ | $z_1 \cdot z_0$ |
|-----------------------------|-----------------------------|-----------------------|-----------------------|-----------------|
| $\bar{z}_3 \cdot \bar{z}_2$ | x                           | x                     | x                     | x               |
| $\bar{z}_3 \cdot z_2$       | 0                           | 0                     | 1                     | 0               |
| $z_3 \cdot \bar{z}_2$       | 0                           | 0                     | 1                     | 0               |
| $z_3 \cdot z_2$             | x                           | x                     | x                     | x               |

$$K_2 = z_1 \cdot z_0 \text{ (1 AND)(1 Porta)}$$

$J_1$

|                             | $\bar{z}_1 \cdot \bar{z}_0$ | $\bar{z}_1 \cdot z_0$ | $z_1 \cdot \bar{z}_0$ | $z_1 \cdot z_0$ |
|-----------------------------|-----------------------------|-----------------------|-----------------------|-----------------|
| $\bar{z}_3 \cdot \bar{z}_2$ | 0                           | 1                     | x                     | x               |
| $\bar{z}_3 \cdot z_2$       | 0                           | 1                     | x                     | x               |
| $z_3 \cdot \bar{z}_2$       | 0                           | 1                     | x                     | x               |
| $z_3 \cdot z_2$             | 0                           | 1                     | x                     | x               |

$$J_1 = z_0$$

$K_1$

|                                       | $\overline{z_1} \cdot \overline{z_0}$ | $\overline{z_1} \cdot z_0$ | $z_1 \cdot z_0$ | $z_1 \cdot \overline{z_0}$ |
|---------------------------------------|---------------------------------------|----------------------------|-----------------|----------------------------|
| $\overline{z_3} \cdot \overline{z_2}$ | X                                     | X                          | 1               | 0                          |
| $\overline{z_3} \cdot z_2$            | X                                     | X                          | 1               | 0                          |
| $z_3 \cdot z_2$                       | X                                     | X                          | 1               | 0                          |
| $z_3 \cdot \overline{z_2}$            | X                                     | X                          | 1               | 0                          |

$$K_1 = z_0$$

$J_0$

|                                       | $\overline{z_1} \cdot \overline{z_0}$ | $\overline{z_1} \cdot z_0$ | $z_1 \cdot z_0$ | $z_1 \cdot \overline{z_0}$ |
|---------------------------------------|---------------------------------------|----------------------------|-----------------|----------------------------|
| $\overline{z_3} \cdot \overline{z_2}$ | 1                                     | X                          | X               | 1                          |
| $\overline{z_3} \cdot z_2$            | 1                                     | X                          | X               | 1                          |
| $z_3 \cdot z_2$                       | 1                                     | X                          | X               | 1                          |
| $z_3 \cdot \overline{z_2}$            | 1                                     | X                          | X               | 1                          |

$$J_0 = 1$$

$K_0$

|                                       | $\overline{z_1} \cdot \overline{z_0}$ | $\overline{z_1} \cdot z_0$ | $z_1 \cdot z_0$ | $z_1 \cdot \overline{z_0}$ |
|---------------------------------------|---------------------------------------|----------------------------|-----------------|----------------------------|
| $\overline{z_3} \cdot \overline{z_2}$ | X                                     | 1                          | 1               | X                          |
| $\overline{z_3} \cdot z_2$            | X                                     | 1                          | 1               | X                          |
| $z_3 \cdot z_2$                       | X                                     | 1                          | 1               | X                          |
| $z_3 \cdot \overline{z_2}$            | X                                     | 1                          | 1               | X                          |

$$K_0 = 1$$

Podemos perceber que  $J_n = K_n$ .

| TC                          | $\bar{z}_1 \cdot \bar{z}_0$ | $\bar{z}_1 \cdot z_0$ | $z_1 \cdot z_0$ | $z_1 \cdot \bar{z}_0$ |
|-----------------------------|-----------------------------|-----------------------|-----------------|-----------------------|
| $\bar{z}_3 \cdot \bar{z}_2$ | 0                           | 0                     | 0               | 0                     |
| $\bar{z}_3 \cdot z_2$       | 0                           | 0                     | 0               | 0                     |
| $z_3 \cdot \bar{z}_2$       | 0                           | 0                     | 1               | 0                     |
| $z_3 \cdot z_2$             | 0                           | 0                     | 0               | 0                     |

$$TC = z_3 \cdot z_2 \cdot z_1 \cdot z_0 \text{ (1 AND)(1 Porta)}$$

| Jout      | $\bar{CLR} \cdot \bar{LD}$ | $\bar{CLR} \cdot LD$ | $CLR \cdot LD$ | $CLR \cdot \bar{LD}$ |
|-----------|----------------------------|----------------------|----------------|----------------------|
| $\bar{E}$ | 0                          | 0                    | 0              | 0                    |
| E         | $J_n$                      | $x_n$                | 0              | 0                    |

$$J_{out} = J_n \cdot \bar{LD} \cdot \bar{CLR} \cdot E + LD \cdot \bar{CLR} \cdot x_n \cdot E \text{ (2 ANDs, 1 OR, 2 NOTs)(5 Portas)}$$

| Kout      | $\bar{CLR} \cdot \bar{LD}$ | $\bar{CLR} \cdot LD$ | $CLR \cdot LD$ | $CLR \cdot \bar{LD}$ |
|-----------|----------------------------|----------------------|----------------|----------------------|
| $\bar{E}$ | 0                          | 0                    | 0              | 0                    |
| E         | $K_n$                      | $\bar{x}_n$          | 1              | 1                    |

$$K_{out} = K_n \cdot \bar{LD} \cdot \bar{CLR} \cdot E + LD \cdot \bar{CLR} \cdot \bar{x}_n \cdot E + E \cdot CLR$$

$$K_{out} = J_n \cdot \bar{LD} \cdot \bar{CLR} \cdot E + LD \cdot \bar{CLR} \cdot \bar{x}_n \cdot E + E \cdot CLR \text{ (} J_n = K_n \text{) (3 NOTs, 3 ANDs, 1 OR)(7 Portas)}$$

### 2.2.3.2. Produto de Somas

As expressões para  $J_n$ ,  $K_n$ ,  $LJ_n$ ,  $LK_n$  e  $TC$  estão simultaneamente no formato de produto de somas e soma de produtos, portanto, podemos calcular o produto de somas apenas para  $J_{out}$  e  $K_{out}$ .

|                |            |                       |                                  |                       |
|----------------|------------|-----------------------|----------------------------------|-----------------------|
| $J_{out}$      | $CLR + LD$ | $CLR + \overline{LD}$ | $\overline{CLR} + \overline{LD}$ | $\overline{CLR} + LD$ |
| $E$            | 0          | 0                     | 0                                | 0                     |
| $\overline{E}$ | $J_n$      | $\overline{K_n}$      | 0                                | 0                     |

$$J_{out} = E \cdot \overline{CLR} \cdot (J_n + \overline{E} + CLR + LD) \cdot (\overline{LD} + x_n + \overline{E} + CLR) \text{ (2 ORs, 1AND, 3NOTs)(6 Portas)}$$

|                |            |                       |                                  |                       |
|----------------|------------|-----------------------|----------------------------------|-----------------------|
| $K_{out}$      | $CLR + LD$ | $CLR + \overline{LD}$ | $\overline{CLR} + \overline{LD}$ | $\overline{CLR} + LD$ |
| $E$            | 0          | 0                     | 0                                | 0                     |
| $\overline{E}$ | $K_n$      | $\overline{K_n}$      | 1                                | 1                     |

$$K_{out} = E \cdot (K_n + \overline{E} + CLR + LD) \cdot (\overline{x_n} + \overline{E} + CLR + \overline{LD})$$

$$K_{out} = E \cdot (J_n + \overline{E} + CLR + LD) \cdot (\overline{x_n} + \overline{E} + CLR + \overline{LD}) \text{ (2 ORs, 1AND, 3NOTs)(6 Portas)}$$

### 2.2.3.3. Esquemático do Circuito

Utilizou-se as expressões mínimas encontradas para  $J_n$ ,  $K_n$ ,  $LJ_n$ ,  $LK_n$  e  $TC$ . A função escolhida para  $J_{out}$  foi a soma de produtos por possuir um menor número de portas lógicas. Para  $K_{out}$ , apesar da soma de produtos possuir mais portas lógicas, foi a escolhida. Isso porque apesar de mais portas há uma grande semelhança entre as funções soma de produtos de  $J_{out}$  e soma de produtos de  $K_{out}$  fazendo com que a montagem do circuito seja facilitada e resultando, ao final, em um número menor de portas lógicas.




Figura 2.1: Diagrama esquemático do Contador síncrono de módulo 16.




Figura 2.2: Diagrama esquemático do Contador síncrono de módulo 16 encapsulado para teste na placa FPGA.

### 3.2. Simulação

Para a simulação as entradas foram configuradas para representar todas as configurações possíveis das entradas de controle, além de configurações aleatórias para as entradas X, de modo a permitir a análise completa do funcionamento do circuito.

#### 3.2.1. Simulação Funcional

Observe que para E=0, a saída permanece no seu estado anterior. Para E=1 e CLR=1, todas as saídas são zeradas. Para E=1, LD=1 e CLR=0 o circuito que carrega as entradas X no contador é habilitado, e X é replicado na saída. Quando E=1, LD=0 e CLR=0 é ativado o ciclo de contagem no contador. Além disso, quando a saída assume seu valor máximo (1111) a saída TC fica alta. A mudança das saídas só ocorre no instante em que coincide com a borda de subida do relógio, caracterizando este circuito como sequencial síncrono.




Figura 2.3: Resultado da simulação funcional do Contador síncrono de módulo 16.

## Contador síncrono de módulo 256

### 1.3. Escopo

Projeto de um circuito sequencial que implementa um Contador síncrono módulo 256, utilizando dois contadores síncronos módulo 16. O contador módulo 256 tem, de módulo análogo ao contador módulo 16, entradas de habilitação (E - Enable), de carga (LD - Load) e de limpeza (CLR - clear). A saída TC(t) é verdadeira apenas quando a saída do contador é 255.

## 2.3. Projeto do Circuito

### 2.3.1. Especificação de Alto-Nível

*Entrada:*

$$x(t) \in \{0, 1, 2, 3, \dots, 255\}$$

$$E(t) \in \{0, 1\}$$

$$LD(t) \in \{0, 1\}$$

$$CLR(t) \in \{0, 1\}$$

*Saída:*

$$z(t) \in \{0, 1, 2, 3, \dots, 255\}$$

$$TC(t) \in \{0, 1\}$$

*Estado:*

$$s(t) \in \{0, 1, 2, 3, \dots, 255\}$$

$$s(0) = 0$$

*Função de transição de estado e saída:*

$$s(t + 1) = \begin{cases} s(t), & \text{se } E(t) = 0 \\ (s(t) + 1) \bmod 256, & \text{se } E(t) = 1, LD(t) = 0 \text{ e } CLR(t) = 0 \\ x(t), & \text{se } E(t) = 1, LD(t) = 1 \text{ e } CLR(t) = 0 \\ 0, & \text{se } E(t) = 1, CLR(t) = 1 \end{cases}$$

$z(t) = s(t)$  (Como a saída depende apenas do estado, trata-se de uma Máquina de Moore).

### 2.3.2. Especificação Binária

*Entrada:*

$$x(t) = (x_7, x_6, \dots, x_0) \text{ com } x_n \in \{0, 1\}$$

$$E(t) \in \{0, 1\}$$

$$LD(t) \in \{0, 1\}$$

$$CLR(t) \in \{0, 1\}$$

*Saída:*

$$z(t) = (z_7, z_6, \dots, z_0) \text{ com } z_3, z_2, z_1, z_0 \in \{0, 1\}$$

$$TC(t) \in \{0, 1\}$$

*Estado:*

$$s(t) = (s_7, s_6, \dots, s_0) \text{ com } s_n \in \{0, 1\}$$

$$s(0) = 0$$

*Função de transição de estado e saída:*

$$s(t+1) = \begin{cases} s(t), & \text{se } E(t) = 0 \\ (s(t) + 1) \bmod 256, & \text{se } E(t) = 1, LD(t) = 0 \text{ e } CLR(t) = 0 \\ x(t), & \text{se } E(t) = 1, LD(t) = 1 \text{ e } CLR(t) = 0 \\ 0, & \text{se } E(t) = 1, CLR(t) = 1 \end{cases}$$

$z(t) = s(t)$  (Como a saída depende apenas do estado, trata-se de uma Máquina de Moore).

*Tabela Verdade:*

Tabela verdade para o Enable do contador que possui os bits mais significativos (MSB):

| E1 | CLR | LD | TC1 | E2 |
|----|-----|----|-----|----|
| 0  | x   | x  | x   | 0  |
| 1  | 0   | 0  | 0   | 0  |
| 1  | 1   | x  | x   | 1  |
| 1  | x   | 1  | x   | 1  |
| 1  | x   | x  | 1   | 1  |

Tabela verdade que indica a condição necessária para que a saída TC do contador de módulo 256 esteja alta (TC indica o fim da contagem):

| TC1 | TC2 | TC |
|-----|-----|----|
| x   | x   | 0  |
| 1   | 1   | 1  |

### 2.3.3. Minimizações

A expressão para TC está simultaneamente no formato de soma de produtos e de produto de somas e é dada por:

$$TC = TC_1 \cdot TC_2 \text{ (1 AND)(1 Porta)}$$

#### 2.3.3.1. Soma de Produtos

|                                       | $\overline{LD} \cdot \overline{TC_1}$ | $\overline{LD} \cdot TC_1$ | $LD \cdot \overline{TC_1}$ | $LD \cdot TC_1$ |
|---------------------------------------|---------------------------------------|----------------------------|----------------------------|-----------------|
| $\overline{E_1} \cdot \overline{CLR}$ | 0                                     | 0                          | 0                          | 0               |
| $\overline{E_1} \cdot CLR$            | 0                                     | 0                          | 0                          | 0               |
| $E_1 \cdot \overline{CLR}$            | 1                                     | 1                          | 1                          | 1               |
| $E_1 \cdot CLR$                       | 0                                     | 1                          | 1                          | 1               |

$$E_2 = E_1 \cdot CLR + E_1 \cdot TC_1 + E_1 \cdot LD \text{ (1 OR, 3 ANDs)(4 Portas)}$$

### 2.3.3.2. Produto de Somas

|                                   | $E_2$ | $LD + TC_1$ | $LD + \overline{TC_1}$ | $\overline{LD} + \overline{TC_1}$ | $\overline{LD} + TC_1$ |
|-----------------------------------|-------|-------------|------------------------|-----------------------------------|------------------------|
| $E_1 + CLR$                       | 0     | 0           | 0                      | 0                                 | 0                      |
| $E_1 + \overline{CLR}$            | 0     | 0           | 0                      | 0                                 | 0                      |
| $\overline{E_1} + \overline{CLR}$ | 1     | 1           | 1                      | 1                                 | 1                      |
| $\overline{E_1} + CLR$            | 0     | 1           | 1                      | 1                                 | 1                      |

$$E_2 = E_1 \cdot (CLR + LD + TC_1) \text{ (1 AND, 1 OR)(2 Portas)}$$

### 2.3.3.3. Esquemático do Circuito




Figura 3.1: Diagrama esquemático do Contador síncrono de módulo 256.




Figura 3.2: Diagrama esquemático do Contador síncrono de módulo 256 encapsulado para teste na placa FPGA.

3.3. Simulação

Para a simulação as entradas foram configuradas para representar todas as configurações possíveis das entradas de habilitação LD, CLR além de configurações aleatórias para as entradas X, de modo a permitir a análise completa do funcionamento do circuito.

3.2.1. Simulação Funcional

Assim como no circuito de módulo 16, para E=0, a saída permanece no seu estado anterior. Para E=1 e CLR=1, todas as saídas são zeradas. Para E=1, LD=1 e CLR=0 o circuito que carrega as entradas X no contador é habilitado, e X é replicado na saída. Quando E=1, LD=0 e CLR=0 é ativado o ciclo de contagem no contador. Quando a saída assume seu valor máximo (255) a saída TC fica alta. A mudança das saídas só ocorre no instante em que coincide com a borda de subida do relógio, caracterizando este circuito como sequencial síncrono.




Figura 3.3: Resultado da simulação funcional do Contador síncrono de módulo 256.